VARIABLE-ORDER DELTA SIGMA MODULATOR AND DA CONVERTER Filing Date: August 7, 203 Alan J. Kasper 202-663-7903

日本国特許/、 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月12日

出願番号

Application Number:

特願2002-234925

[ST.10/C]:

[JP2002-234925]

出 願 人 Applicant(s):

ローム株式会社

2003年 6月18日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

02-00240

【提出日】

平成14年 8月12日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 3/02

【発明の名称】

可変次数型デルタシグマ変調器及びDA変換器

【請求項の数】

4

【発明者】

【住所又は居所】 京都市右京区西院溝崎町21番地ローム株式会社内

【氏名】

河村 明展

【特許出願人】

【識別番号】

000116024

【氏名又は名称】 ローム株式会社

【代表者】

佐藤 研一郎

【代理人】

【識別番号】

100110319

【弁理士】

【氏名又は名称】 根本 恵司

【選任した代理人】

【識別番号】 100109977

【弁理士】

【氏名又は名称】 畑川 清泰

【選任した代理人】

【識別番号】 100106806

【弁理士】

【氏名又は名称】 三谷 浩

【手数料の表示】

【予納台帳番号】 066394

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0009874

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 可変次数型デルタシグマ変調器及びDA変換器

【特許請求の範囲】

【請求項1】 デルタシグマ変調器を構成する複数の積分器の組合せを変更 して前記デルタシグマ変調器の次数を変更する手段を設け、該変更する手段によ り前記デルタシグマ変調器の次数をサンプリング周波数に最適な次数とすること を特徴とする可変次数型デルタシグマ変調器。

【請求項2】 量子化誤差を次段の積分器に供給してなる構成のデルタシグマ変調器であって、量子化誤差を次段の積分器に供給する接続部に設けられた回路を断続する手段と、該断続する手段を制御する手段とを具備し、次数を可変にすることを特徴とする可変次数型デルタシグマ変調器。

【請求項3】 デルタシグマ変調器の次数及び複数の積分器の組合せを変更する手段による積分器の接続関係を示すまたは接続の断続を示すテーブル並びにサンプリング周波数及び最適次数の関係を示すテーブルに基づいて、サンプリング周波数の切替えに伴い変調器の次数を新しいサンプリング周波数に最適である次数に切り替える制御手段を有する請求項1または請求項2に記載の可変次数型デルタシグマ変調器。

【請求項4】 請求項1乃至3のいずれか記載のデルタシグマ変調器を備えるDA変換器。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本発明は、デルタシグマ変調器に関し、特にサンプリング周波数に対し最適な 次数に切り替えることのできるデルタシグマ変調器に関する。

[0002]

【従来の技術】

現在、携帯電話器、PDA (携帯情報端末、Personal Digital Assistance) 、ポータブル音楽再生等ではDA変換器が多用されているが、このDA変換器と してデルタシグマ変調器を備えたDA変換器が広く知られている。このデルタシ グマ変調器を備えたDA変換器は、オーバーサンプリング回路とノイズシェーピング回路によって、1ビット量子化等のビット数の少ない量子化を行い、エイリアシング、量子化雑音及び低域のノイズを低減している。

[0003]

前記ノイズシェーピング回路に用いられるデルタシグマ変調器において、SN比とデルタシグマ変調器の次数の間には、一例として図9に示すようにサンプリング周波数毎に特有の関係がある。図中、X軸はデルタシグマ変調器の次数、Y軸はSN比を表わす。

この図によると、サンプリング周波数が8kHzの場合、デルタシグマ変調器の次数が3次のときSN比が57dB程度で最大であり、次数が4次、5次と次数が上がるとSN比は55dB,40dBと低下する。

これに対し、サンプリング周波数が16kHzの時はデルタシグマ変調器の次数が2次の時SN比は約62dBで、3次、4次になると、SN比は約72,73dBと上がり、5次の時約69dB程度と減少する。

更にサンプリング周波数が32kHzの時は、デルタシグマ変調器の次数が2のとき、SN比は80dB、次数が3次のとき上昇し、さらに4次、5次ではピークになり約90dBとなる。

これから明らかなように、サンプリング周波数によって、次数が大きくなると、SN比が増大したり、減少したりするものがあり、常に次数の高いものが、高いSN比を与えるものではない。なお、図9は一例を示したもので、常に図9のパターンになるとは限らない。

[0004]

従来、DA変換器に用いられるデルタシグマ変調器は、一定のサンプリング周波数を想定して設計していたためにその次数は固定されており、自由に変えることができなかった。しかし、近年携帯電話に見られるように、電話機を通話の音声モードを用いたり、ダウンロードした曲を出力するオーディオモードで用いたりすることがあって、DA変換器を異なる周波数で用いるケースが増大している

この場合DA変換器をオーディオ帯域(20kHz)で使う場合には、前記の

通りサンプリング周波数(44.1 k H z)に合わせてSN比を最大にするために、最適な次数である4次のデルタシグマ変調器または5次のデルタシグマ変調器を選択することになるが、このデルタシグマ変調器を音声を扱う低いサンプリング周波数(8 k H z)で使用すると、次数が2次または3次のデルタシグマ変調器に比較してSN比が悪くなる。

逆に、モジュレータを低いサンプリング周波数(8 k H z)で使う場合に次数として最適な次数である3次のデルタシグマ変調器を選択することになるので、高いサンプリング周波数44.1 k H z で使用する時には、次数が4次,5次のものよりSN比は悪くなる。

このように、サンプリング周波数と最適次数には一定の関係がある。例えば、サンプリング周波数が $8\,k\,H\,z$ 、 $1\,6\,k\,H\,z$, $3\,2\,k\,H\,z$ 、 $4\,4$. $1\,k\,H\,z$ 、 $4\,8\,k\,H\,z$ の時、それぞれ $2\,\chi$ 、 $4\,\chi$ 、 $5\,\chi$ 、 $4\,\chi$ (または $5\,\chi$)、 $5\,\chi$ が最適であることが明らかである。これを図 $6\,\iota$ に示す。

[0005]

【発明が解決しようとする課題】

上記問題に対処し、サンプリング周波数を変化させても常に最適な次数にするために、デルタシグマ変調器として、例えば、予め1次からn次までのデルタシグマ変調器を作っておいて、これを切り替えて選択できるようにすることが考えられる。しかし、このようなやり方では、回路規模が大きくなり、コストも高くなり、無駄が多い。また、次数切替えの操作に関して、サンプリング周波数の切替え時次数の切替えをその都度マニュアルで行うことは非常に煩わしく、誤操作が起こりやすい。

[0006]

本発明は上記の問題を解決するためになされたもので、その目的はデルタシグマ変調器において、複数のサンプリング周波数を切替えて使う時、用いるサンプリング周波数に対し、常に最適な次数を設定することができるようにすることであり、できる限り簡単な回路構成で、前記の可変型デルタシグマ変調器を実現することである。

また、サンプリング周波数が変化した時、新しいサンプリング周波数を検出し

て、これに最適な次数に自動的に切り替えることのできるデルタシグマ変調器を 実現することである。

また、ノイズシェーパに可変次数のデルタシグマ変調器を用いることにより、 使用するサンプリング周波数に対し最適なSN比を有するDA変調器を実現する ことである。

[0007]

【課題を解決するための手段】

請求項1の発明は、デルタシグマ変調器を構成する複数の積分器の組合せを変更して前記デルタシグマ変調器の次数を変更する手段を設け、該変更する手段により前記デルタシグマ変調器の次数をサンプリング周波数に最適な次数とすることを特徴とする可変次数型デルタシグマ変調器である。

請求項2の発明は、量子化誤差を次段の積分器に供給してなる構成のデルタシグマ変調器であって、量子化誤差を次段の積分器に供給する接続部に設けられた 回路を断続する手段と、該断続する手段を制御する手段とを具備し、次数を可変 にすることを特徴とする可変次数型デルタシグマ変調器である。

請求項3の発明は、デルタシグマ変調器の次数及び複数の積分器の組合せを変更する手段による積分器の接続関係を示すまたは接続の断続を示すテーブル並びにサンプリング周波数及び最適次数の関係を示すテーブルに基づいて、サンプリング周波数の切替えに伴い変調器の次数を新しいサンプリング周波数に最適である次数に切り替える制御手段を有する請求項1または請求項2に記載の可変次数型デルタシグマ変調器である。

請求項4の発明は、請求項1乃至3のいずれか記載のデルタシグマ変調器を備えるDA変換器である。

[0008]

【発明の実施の形態】

図1は本発明の第1の実施形態であるデルタシグマ変調器を示すブロック図である。図において、加算器1はデジタル入力信号Xと後記量子化誤差-Q1の遅延信号とを加算し、量子化器2は加算器1の出力が供給されて量子化信号Y1を出力し、加算器3は量子化出力Y1と後記加算器9の出力とを加算し、デルタシ

グマ変調出力Yを出力し、減算器4は前記加算器1の出力U1から量子化信号Y1を減算し、第1の量子化誤差-Q1を出力し、遅延回路5は減算器4と加算器1の間に設けられ、前記量子化誤差-Q1の遅延信号を生成するものである。

[0009]

加算器6は減算器4の出力である第1の量子化誤差-Q1と後記減算器10の出力を遅延して得た信号を加算して加算出力U2を出力し、減算器4の出力と0信号を供給する端子18の出力を選択するセレクタSe1が加算器6と減算器4の間に設けられる。量子化器7は加算出力U2を量子化し、量子化信号Y2を出力し、差分信号生成器8は量子化信号Y2とその遅延出力の差分信号を生成し、加算器9はこの差分信号と後記差分信号生成器15からの信号とを加算し、減算器10は加算器6の出力U2から量子化器7の出力Y2を減算し、第2の量子化誤差-Q2を出力する。遅延回路11は減算器10と加算器6との間に設けられ、第2の量子化誤差-Q2の遅延信号を生成する。

[0010]

加算器12は、減算器10の出力である第2の量子化誤差-Q2と後記減算器16の出力を遅延した信号を加算し、加算出力U3を出力する。減算器10の出力と0信号を供給する端子19の出力を選択するセレクタSe2は加算器12と減算器10の間に設けられる。量子化器13は加算出力U3を量子化し、量子化信号Y3を出力し、差分信号生成器14は量子化信号Y3とその遅延出力との差分信号を生成し、差分信号生成器14からの信号とその遅延出力との差分信号を生成し、差分信号生成器15は差分信号生成器14からの信号とその遅延出力との差分信号を生成し、減算器16は加算器12の出力U3から量子化器7の出力Y2を減算する。遅延回路17は減算器16と加算器12との間に設けられ、第3の量子化誤差-Q3の遅延信号を生成する。

[0011]

この回路において、セレクタと次数の関係について説明する。セレクタSe1 を減算器4の出力側に接続し、セレクタSe2を減算器10の出力側に接続する と、3つの積分器からなる変調器となり3次のデルタシグマ変調器が構成される 。また、セレクタSe1を減算器4の出力側に接続し、セレクタSe2を0信号 を供給する端子19に接続すると、この回路は加算器12から遅延回路17の回 路ブロックが切断されるので、2次のデルタシグマ変調器が構成される。更に、セレクタSe1及びSe2が0信号を供給する端子18,19に接続されると加算器6から遅延回路11に至る回路ブロックも切断されるので、1次のデルタシグマ変調器となる。

[0012]

このように、量子化誤差を次段の積分器に供給する構成のデルタシグマ変調器では、量子化誤差を次段に伝える接続回路にセレクタを介在させることにより可変次数のデルタシグマ変調器を実現することができる。

この実施の形態においては、量子化誤差を次段の積分器に供給するタイプの3次のデルタシグマ変調器について説明した。同様にして量子化誤差を次段の積分器に供給して4次以上のデルタシグマ変調器を構成できるが、4次以上のデルタシグマ変調器においても同様に量子化誤差を次段の積分器に供給する接続部において、回路を断続するセレクタを設けることによって次数を可変にできることは明らかである。

[0013]

図2は、本発明の第2の実施形態を示す5次のデルタシグマ変調器回路のブロックである。

図において101は入力端子、102は出力端子、103は量子化器、S1~S7はセレクタ、111,114,117,119,122、124~130は乗算器、112、115、120は減算器、135~138は加算器、113、116、118、121、123は積分器、131~134は0信号を供給する0端子(以下0出力端子という)であり、この変調器は以下のように構成されている。

入力端子101に乗算器111が接続され、その出力は減算器112の加算入力端子に供給され、減算器112からの信号は第1積分器113に供給され、積分器113の信号は乗算器114と乗算器124に供給される。第1積分器113の信号と乗算器114の信号はセレクタS1により選択され、選択された信号は減算器115の加算入力端子に入力される。減算器115は第2積分器116に接続され、更に第2積分器116の出力と第1の0出力端子131とがセレク

タS5により選択され、セレクタS5の信号は乗算器117を経て第3積分器118に接続する。第3積分器118からの信号は乗算器119に供給され、乗算器119の出力と0入力端子132とがセレクタ6により選択され、その選択された信号は減算器120の加算入力端子に供給される。減算器120の信号は第4積分器121に供給され、その出力と0出力端子133とがセレクタS7により選択され、更に乗算器122を経て第5積分器123に入力される。積分器123からの信号は乗算器128を経て加算器136の第1の入力端子に入力し、加算器136からの信号は量子化器103を経て出力端子102に供給される。

[0014]

量子化器103からの信号Yは減算器112の減算入力端子に供給される。また量子化器103からの信号と第3積分器118から乗算器129を経た信号とはセレクタS4より選択され、減算器115の減算入力端子に入力される。

第5積分器123の信号は乗算器130を経て減算器120の減算入力端子に 帰還される。

[0015]

更に、第1積分器113から乗算器124を経た信号と0入力端子134とは第2セレクタS2により選択され加算器135の入力端子に入力される。また、第2積分器116から乗算器125を経た信号と第2積分器116の信号とはセレクタS3により選択され、選択された信号は加算器135の入力端子に入力される。

さらに第3積分器118の信号は乗算器126を経て、前記加算器135の信号とともに加算器136に入力される。また、加算器136の信号は積分器121から乗算器127を経た信号と共に加算器137に入力される。最後に加算器137の出力信号は加算器138の第2の入力端子に入力される。以上が図2の回路構成である。

[0016]

次にこのデルタシグマ変調器において、セレクタを用いてその次数を切り替える点について説明する。ここで各セレクタのN端子、F端子について定義すると、セレクタS1について、N端子は乗算器114の出力端子であり、F端子は積

分器113の出力端子をいう。

また、セレクタS2について、N端子は乗算器124の出力端子をいい、F端子は0出力134の出力端子をいう。

セレクタS3について、N端子は乗算器125の出力端子をいい、F端子は第 2積分器116の出力端子をいう。

セレクタS4について、N端子は乗算器129の出力端子をいい、F端子は出力102端子をいう。

セレクタS5について、N端子は積分器116の出力端子をいい、F端子は0 出力131端子を言う。

セレクタS6について、N端子は乗算器119の出力端子をいい、F端子は0 出力132端子をいう。

セレクタS7について、N端子は積分器121の出力端子をいい、F端子は0 出力133端子をいう。

[0017]

このように定義した上で、図2においてセレクタ1~7が下端子に接続している場合、図2を書き改めると図3のようになる。即ち、書き改めたデルタシグマ変調器は、入力端子101、乗算器111、加算器112、積分器113、加算器115、積分器116、量子化器103、出力端子102が縦続に接続され、出力Yが2つの加算器112、115に減算入力となってフィードバックされて構成される。このデルタシグマ変調器はフィードバックループ内に、積分器113、116が設けられていることから2次のデルタシグマ変調器である。

[0018]

次に、セレクタS1~S5がN端子に接続されて、セレクタS6, S7がF端子に接続される時、この場合の図2を書き改めると、図4のようになる。即ち新しいデルタシグマ変調器は、図3の2次のデルタシグマ変調器に、構成要素として乗算器117と積分器118が前記積分器116に縦続接続され、積分器118の出力が乗算器129を介して加算器に減算入力としてフィードバックされる

また、積分器113と積分器116の出力はそれぞれ乗算器124、125を

経て、加算器135に入力され、該加算器135の出力は乗算器126を経た積分器118の出力とともに加算器136に入力される。次に該加算器136の出力は量子化器103に供給され量子化出力Yを出力し、出力Yは加算器112に減算入力としてフィードバックしてなる。デルタシグマ変調器は、3つの積分器113、116、118を有するからデルタシグマ変調器の次数は3次である。

[0019]

同様にセレクタS1~S6がN端子に接続し、セレクタS7がN端子でオフの時はデルタシグマ変調器は積分器を4つ備え、4次のデルタシグマ変調器となる。 また、全てのセレクタS1~S7がN端子に接続する場合、積分器を5つ有するから5次のデルタシグマ変調器となる。

[0020]

これらをまとめると、図5の表のようになり、次数とセレクタの選択端子との 関係を示すテーブルを作成することができる。

このように、本実施の形態においては、セレクタS1~S7を設け、回路の接続関係を変化させることにより、回路規模を大きくすることなく可変次数のデルタシグマ変調器を実現できる。

[0021]

図7は本発明の第3の実施形態であるサンプリング周波数の切替えに伴い自動的に最適次数に切替える制御手段を備えるデルタシグマ変調器を示す。図中、デルタシグマ変調器40はセレクタ手段を有する可変次数の変調器であり、CPU41はサンプリング周波数に応じて最適次数の変調器を実現する制御を行い、サンプリング周波数検出部42は現用のサンプリング周波数の検知を行い、記憶装置43はテーブルM及びテーブルNを格納している。テーブルMは図9に示される次数対SN比のグラフから作成されたサンプリング周波数とこれに最適な次数との組合せのテーブル(図9によれば、サンプリング周波数が8kHz、16kHz,32kHz、44.1kHz、48kHzの時、それぞれ2次、4次、5次、4次(または5次)、5次が最適であって、これをテーブルにすると図6のテーブルを作成できる。)であり、テーブルNは、変調器の次数と複数の積分器の組合せを変更する手段による積分器の接続関係を示すテーブル(一例として、

前記図5に示したデルタシグマ変調器の次数とセレクタの選択端子の接続関係を 示すテーブルをあげることができる)である。

サンプリング周波数検出手段42は切替えたサンプリング周波数を検出して、これをCPUに通知する。CPUは、このサンプリング周波数と、記憶装置に記憶されている前記のテーブルMを参照して、サンプリング周波数に最適な次数を決定し、次にこの次数のデルタシグマ変調器を実現するために前記テーブルNに基づいてセレクタの接続関係を決定する。次にセレクタの接続関係を決定するための制御信号をデルタシグマ変調器42に送り、可変次数のデルタシグマ変調器はこの信号に基づいて最適次数のデルタシグマ変調器を実現する。

なお、この実施の形態においてはサンプリング周波数検出手段によりサンプリング周波数を検出する例を示したが、これに限定されるものではなく、サンプリング周波数を設定し、該設定したサンプリング周波数の数値を使うことを排除するものではない。

[0022]

図8は本発明の第4の実施の態様を示すDA変換器である。デジタル入力信号はオーバーサンプリング回路50に入力され、該オーバーサンプリング回路はデジタル信号のサンプリング周波数を高め、その出力信号をノイズシェーパ51に供給する。ノイズシェーパ51は低域のノイズを下げ、波形整形回路52、LPF53にノイズシェープ信号を供給する。波形整形回路52、LPF53によって、デジタル信号はアナログ信号に変換される。ノイズシェーパ51に、前記の可変次数のデルタシグマ変調器を用いることにより、使用するサンプリング周波数に対し最適なSN比を有するDA変調器を実現することができる。

[0023]

【発明の効果】

本発明によれば、サンプリング周波数を切替えることのできる機器において、 使用するサンプリング周波数ごとに最適な次数のデルタシグマ変調器を実現する ことができる。その結果常に最高のSN比を与える特性を維持することができる 。 請求項2の発明によれば、サンプリング周波数の切替えに伴い自動的にデル タシグマ変調器の次数を切りかえることができるので、使用者がマニュアルでデ ルタシグマ変調器の次数を切り替える必要なく常に最良の特性を得ることができる。

請求項4の発明によれば、使用するサンプリング周波数に対し最適なSN比を有するDA変調器を実現することができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施形態である可変次数デルタシグマ変調器の回路 ブロック図である。
- 【図2】本発明の第2の実施形態である可変次数デルタシグマ変調器の回路ブロック図である。
- 【図3】本発明の第2の実施形態である可変次数のデルタシグマ変調器において全てのセレクタがF端子に接続された場合の等価回路ブロック図である。
- 【図4】本発明の第2の実施形態である可変次数のデルタシグマ変調器においてセレクタS1~S5がN端子に接続され、加算器セレクタS6, S7がF端子に接続された場合の等価回路ブロック図である。
- 【図5】本発明の第2の実施形態である可変次数のデルタシグマ変調器において、セレクタの接続状態と次数の関係を記述したテーブルである。
 - 【図6】サンプリング周波数と最適次数との関係を記述したテーブルである
 - 【図7】自動的に次数を切替える手段を有するデルタシグマ変調器である。
 - 【図8】 DA変換器のブロック図である。
- 【図9】サンプリング周波数ごとのデルタシグマ変調器の次数とSN比との関係を示すグラフである。

【符号の説明】

1・・・加算器、2・・・量子化器、4・・・減算器、5・・・遅延回路、Se・・・セレクタ、113,116,118,121,123・・・積分器、111、114、117・・・乗算器、S1~S7・・・セレクタ、131~134・・・0信号供給端子

(図1)


X

(図1)


X

(図1)


【図2】



【図3】



【図4】




【図5】

	S 1	S2	\$3	S4	S 5	S6	S7
5次	N	N	N	N	N	N	N
4次	N	N	N	N	N	N	. F
3次	N	N	N	N	N	F	F
2次	F	F	F	F	F	F	F


【図6】

サンプリング周波数	最適次数		
8KHz	2次		
16KHz	4次		
32KHz	5次		
44. 1KHz	4又は5次		
48KHz	5次		


【図7】



【図8】



【図9】



【書類名】

要約書

【要約】

【課題】 サンプリング周波数を切替えてデルタシグマ変調器を使う時、使用するサンプリング周波数に対し最適な次数を設定することができるようにする。

【解決手段】 3以上の次数のデルタシグマ変調器について、該変調器を構成する連続する任意の2つの積分器の組合せにおいて、第1の積分器と第2の積分器の接続部で第2の積分器側に接続を断続する手段又は接続関係を切替える手段を設け、該手段により接続を断続させたり、接続関係を切替えることにより、ルタシグマ変調器の次数をサンプリング周波数に最適な次数とする。

【選択図】

図 1

出願人履歴情報

識別番号

[000116024]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 京都府京都市右京区西院溝崎町21番地

氏 名 ローム株式会社